良好的準(zhǔn)備是成功的一半

近期推出的COM-HPC新標(biāo)準(zhǔn)是面向模塊化高端邊緣服務(wù)器。該標(biāo)準(zhǔn)的速度相比 COM Express顯著提升且接口增加近雙倍，因此，對載板設(shè)計的要求也急劇提升。開發(fā)者們該作何準(zhǔn)備以應(yīng)對全新挑戰(zhàn)？

2019年末，PICMG COM-HPC技術(shù)子委員會批準(zhǔn)了全新高性能嵌入式計算機(jī)模塊規(guī)格的引腳分配。該標(biāo)準(zhǔn)已于2020年正式通過審批，首個模塊也正式發(fā)布。系統(tǒng)開發(fā)者紛紛開始制定初版載板設(shè)計并同步準(zhǔn)備第一批印制電路板，希望能與英特爾(Intel)和AMD的下一款嵌入式服務(wù)器處理器同期發(fā)布自己的解決方案。但與日俱增的連接器高速接口密度對載板開發(fā)者們（尤其是在信號合規(guī)領(lǐng)域）提出了前所未有的挑戰(zhàn)。

最新端口

兩個400引腳的連接器可提供時鐘速率高達(dá)25Gb/秒的接口且支持PCIe Gen4和Gen5，而每代新的PCIe都可通過雙倍的傳輸速率提升性能。雖然PCIe Gen3.0的傳輸速率僅為每秒8GT（8 GT/秒），而PCIe Gen4和PCIe Gen5的傳輸速率則分別高達(dá)16 GT/秒和32 GT/秒。然而近期發(fā)布的PCIe Gen6初步細(xì)節(jié)并未表明其時鐘速率有所更改，因此于此情況下運(yùn)用4電平脈沖幅度調(diào)制（PAM4），可使單位時鐘的傳輸量從1比特提升至2比特。由于COM-HPC采用了優(yōu)化后的56 Gbps 4電平脈沖幅度調(diào)制指定連接器，很有可能支持PCIe Gen6帶來的技術(shù)飛躍。

主要挑戰(zhàn)

統(tǒng)計數(shù)據(jù)表明，開發(fā)者僅為12.5%的帶寬（COM-HPC最大帶寬的八分之一）增加做好了應(yīng)對準(zhǔn)備，這僅就PCIe而言是一個巨大的學(xué)習(xí)曲線。當(dāng)然，PCIe Gen6仍是一個遙遠(yuǎn)的概念且首個系列產(chǎn)品還需多年時間才可上市，但當(dāng)前的技術(shù)飛躍已是艱巨的挑戰(zhàn)：從PCIe Gen3 到下一代PCIe Gen4 性能提升了100%，從USB 3.2 Gen2（原USB 3.1 Gen2或SuperSpeed+）到下一代USB 4.0（40GB/s）性能提升了400%，而從10 GbE 到 25 GbE則使性能提升了150%。開發(fā)者必須做好萬全準(zhǔn)備的理由可見一斑。早期符合性測試是確保最終解決方案在測試與實(shí)際使用中，都能無瑕運(yùn)行的一項重要因素。即使設(shè)計本身遵守了經(jīng)過認(rèn)證的射頻、布局安排也能達(dá)到最佳的信號質(zhì)量，但只有通過綜合全面的符合性測試才能顯露出應(yīng)用中存在的關(guān)鍵異常。

統(tǒng)計分布與偶發(fā)錯誤

超越符合性邊界的系統(tǒng)運(yùn)行很有可能遭遇意外的停運(yùn)問題。雖然這類系統(tǒng)在大部分時候運(yùn)轉(zhuǎn)正常，但在實(shí)際使用中可能因外部組件因素而產(chǎn)生故障，而過往經(jīng)驗(yàn)證明此類難以分析且非常嚴(yán)重的偶發(fā)錯誤往往產(chǎn)生高昂代價。除了通過EMC符合性測試以確保其不超過設(shè)定輻射水平之外........